特許

J-GLOBAL ID：200903001610518666

半導体集積回路装置およびその製造方法

発明者： 飯島 晋平 ,  中西 成彦 ,  菅原 安浩 ,  金井 美鈴
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-073660
公開番号（公開出願番号）：特開平11-274431
出願日： 1998年03月23日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】 限られた平面面積の中で十分な容量を確保するキャパシタを実現できる技術を提供する。【解決手段】 窒化チタン膜56により下部電極60を構成し、下部電極60をエッチングしてその表面に凹凸80を形成して表面積を拡大し、この下部電極60上に誘電率の大きい酸化タンタル膜61からなる容量絶縁膜を介して、上部電極62を形成してキャパシタ(情報蓄積用容量素子)Cを構成する。

請求項（抜粋）：

半導体基板の主面に形成されたメモリセル選択用MISFETと、前記メモリセル選択用MISFETに直列に接続され、前記メモリセル選択用MISFETのソースまたはドレインに接続された下部電極、前記下部電極に接して形成された容量絶縁膜および前記容量絶縁膜を介して前記下部電極を覆うように形成された上部電極を備えた情報蓄積用容量素子とを含む半導体集積回路装置であって、前記下部電極は、多結晶構造を有する金属膜または金属化合物膜を含み、前記金属膜または金属化合物膜の結晶粒界におけるエッチング速度の相違を用いて、その表面に凹凸が形成されたものであることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 27/10 621 C ,  H01L 27/10 651 ,  H01L 27/10 681 F