特許

J-GLOBAL ID：200903001623013520

半導体集積回路装置

発明者： 常野 克己 ,  青山 仁子 ,  中村 高秀 ,  佐藤 久子 ,  増田 弘生 ,  国友 久彰 ,  成井 誠司 ,  宇田川 哲
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-217952
公開番号（公開出願番号）：特開平9-064289
出願日： 1995年08月25日
公開日（公表日）： 1997年03月07日
要約：

【要約】【目的】 ラッチアップ耐性の大きい高信頼度の半導体集積回路装置を提供する。【構成】 入出力保護回路の周囲には、nウエル領域6によって構成されたガードリングが設けられており、さらに、入出力保護回路が形成されたpウエル領域4、ガードリングを構成するnウエル領域6、および内部回路に位置するpウエル領域3とnウエル領域5の下部にはディープp+ 半導体領域2が設けられている。従って、入出力保護回路内で発生した正孔および電子が、ディープp+ 半導体領域2およびガードリングでそれぞれ捕獲されて、正孔および電子の内部回路内への拡散を防ぐことができるので、内部回路でのCMOSデバイスにおけるラッチアップ現象を起こりにくくすることができる。

請求項（抜粋）：

入出力保護回路の周囲に第1のウエル領域によって構成されるガードリングが配置された半導体集積回路装置であって、前記ガードリングを構成する前記第1のウエル領域の導電型と反対の導電型のディープ半導体領域が、前記ガードリングを構成する前記第1のウエル領域よりも深く、少なくとも前記入出力保護回路が形成された領域の下部の半導体基板に形成されていることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 27/08 331 ,  H01L 27/08 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 27/08 331 B ,  H01L 27/08 331 C ,  H01L 27/08 321 H