特許

J-GLOBAL ID：200903001630520918

半導体装置の製造方法

発明者： 小野 克二
出願人/特許権者： 株式会社ミリウェイブ
代理人 (1件)： 福田 武通 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-084510
公開番号（公開出願番号）：特開平8-264563
出願日： 1995年03月17日
公開日（公表日）： 1996年10月11日
要約：

【要約】【目的】 半導体装置への損傷や能動素子の性能低下を起すことなくVIAホールを形成しうる半導体装置の製造方法を提供する。【構成】 半導体基板10の表面10Fに能動領域11を形成する以前に、基板表面10Fにその裏面10Bまで完全には貫通していない凹部12を形成し、基板10の厚みを基板裏面10Bから凹部12が出現するまで減じることにより、半導体基板10を貫通するVIAホール13を形成する。

請求項（抜粋）：

半導体基板(10)の表面(10F)に能動領域(11)を形成する以前に、前記半導体基板(10)の前記表面(10F)にその裏面(10B)まで完全には貫通していない凹部(12)を形成し、前記半導体基板(10)の厚みを前記半導体基板(10)の裏面(10B)から前記凹部(12)が出現するまで減じることにより、前記半導体基板(10)を貫通するVIAホール(13)を形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778

FI (2件)：

H01L 29/80 U ,  H01L 29/80 H