特許

J-GLOBAL ID：200903001630807249

半導体記憶装置

発明者： 大倉 政彦 ,  村瀬 泰規
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-047477
公開番号（公開出願番号）：特開平7-262778
出願日： 1994年03月17日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】本発明は半導体記憶装置のセル情報の初期設定動作に要する時間を短縮することを目的とする。【構成】多数のメモリセル1と、アドレス信号に基づいてメモリセル1の中から特定のメモリセルを選択するワード線WL及びビット線BL,バーBLと、メモリセル1の初期値設定動作時に設定信号Sと初期値データDとに基づいて相補制御信号CNT,バーCNTを出力するコントロール回路3と、相補制御信号CNT,バーCNTに基づいて活性化されて、多数のメモリセル1に格納されているセル情報をワード線WLとビット線BL,バーBLを選択することなく相補制御信号CNT,バーCNTに基づく同一の初期値データに書き換えるクリア回路2とが備えられる。

請求項１：

多数のメモリセル(1)と、アドレス信号に基づいて前記メモリセル(1)の中から特定のメモリセルを選択するワード線(WL)及びビット線(BL,バーBL)と、前記メモリセル(1)の初期値設定動作時に設定信号(S)と初期値データ(D)とに基づいて相補制御信号(CNT,バーCNT)を出力するコントロール回路(3)と、前記相補制御信号(CNT,バーCNT)に基づいて活性化されて、前記多数のメモリセル(1)に格納されているセル情報を前記ワード線(WL)とビット線(BL,バーBL)を選択することなく前記相補制御信号(CNT,バーCNT)に基づく同一の初期値データに書き換えるクリア回路(2)とを備えたことを特徴とする半導体記憶装置。