特許
J-GLOBAL ID:200903001657924948
配線基板及び配線基板の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-301468
公開番号(公開出願番号):特開2002-111001
出願日: 2000年09月29日
公開日(公表日): 2002年04月12日
要約:
【要約】【課題】製造歩留まりを向上することが可能な、高精細、且つ、微細加工が必要なドライバ内蔵型の配線基板及びこの配線基板の製造方法を提供すること。【解決手段】この配線基板の製造方法は、基板31上に半導体層33を形成する工程と、半導体層33上に絶縁層35を介して配線36を形成する工程と、を有している。配線36を形成する工程は、絶縁層35上に金属膜36を成膜し、絶縁層35を介して半導体層33上に位置する領域を含み金属膜36を第1フォトマスクに基づいた第1フォトグラフィ工程によりエッチングして除去し、第1フォトリソグラフィ工程によりエッチングされた前記領域を含み金属膜を第2フォトマスクPR2に基づいた第2フォトリソグラフィ工程により再度エッチングして除去する工程を含む。第2フォトリソグラフィ工程は、加工条件の異なる2段階のエッチング工程を含む。
請求項(抜粋):
基板上に半導体層を形成する工程と、前記半導体層上に絶縁層を介して配線を形成する工程と、を有する配線基板の製造方法において、前記配線を形成する工程は、前記絶縁層上に金属膜を成膜し、前記絶縁層を介して前記半導体層上に位置する領域を含み前記金属膜を第1フォトマスクに基づいた第1フォトグラフィ工程によりエッチングして除去し、前記第1フォトリソグラフィ工程によりエッチングされた前記領域を含み前記金属膜を第2フォトマスクに基づいた第2フォトリソグラフィ工程により再度エッチングして除去する工程を含み、前記第2フォトリソグラフィ工程は、加工条件の異なる2段階のエッチング工程を含むことを特徴とする配線基板の製造方法。
IPC (7件):
H01L 29/786
, G02F 1/1345
, G02F 1/1368
, H01L 21/28
, H01L 21/3065
, H01L 21/3213
, H01L 27/08 331
FI (8件):
G02F 1/1345
, H01L 21/28 F
, H01L 27/08 331 E
, H01L 29/78 617 K
, G02F 1/136 500
, H01L 21/302 J
, H01L 21/88 C
, H01L 29/78 617 J
Fターム (67件):
2H092JA28
, 2H092JB57
, 2H092MA17
, 2H092MA19
, 2H092NA01
, 2H092NA16
, 2H092NA29
, 4M104BB16
, 4M104CC05
, 4M104DD65
, 4M104FF08
, 4M104GG20
, 4M104HH14
, 5F004AA05
, 5F004AA16
, 5F004CA02
, 5F004CA03
, 5F004CA06
, 5F004DA18
, 5F004DA26
, 5F004DB03
, 5F004DB08
, 5F004EA28
, 5F004EA37
, 5F004EB02
, 5F033GG04
, 5F033HH22
, 5F033MM19
, 5F033QQ08
, 5F033QQ13
, 5F033QQ34
, 5F033VV15
, 5F033WW00
, 5F033WW10
, 5F033XX31
, 5F048AA01
, 5F048AA07
, 5F048AC04
, 5F048AC10
, 5F048BA16
, 5F048BB09
, 5F048BF02
, 5F048BF07
, 5F110AA26
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110DD02
, 5F110EE03
, 5F110EE06
, 5F110EE23
, 5F110EE44
, 5F110FF12
, 5F110GG02
, 5F110GG13
, 5F110GG45
, 5F110HJ01
, 5F110HJ12
, 5F110HL03
, 5F110HL06
, 5F110NN72
, 5F110NN73
, 5F110PP03
, 5F110PP35
, 5F110QQ02
, 5F110QQ04
, 5F110QQ11
前のページに戻る