特許

J-GLOBAL ID：200903001690437556

試験回路及びそれを用いた半導体記憶装置

発明者： 小川 浩海
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-263331
公開番号（公開出願番号）：特開2003-077300
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】測定中に動作命令の信号間のクロック数を検出し、動作スペックが満たされているか否かを判断でき、動作スペック違反を容易に検出できる試験回路及びそれを用いた半導体記憶装置を実現する。【解決手段】 順次入力される動作命令に従ってデータの読み出し/書き込みを行う半導体記憶装置において、第1の動作命令が入力されたとき、基準クロックをカウンタに供給し、カウンタによって当該基準クロックをカウントアップし、第2の動作命令が入力されたとき、上記カウンタのカウント値が動作スペックによって定められた数値以下の数とを比較し、比較結果に応じてカウント値が動作スペックの定めた数値に達しているか否かを判断するので、デバイスの動作不良が検出されたとき、デバイスの不具合による問題なのか、スペック違反による問題なのかを容易に判断できる。

請求項（抜粋）：

順次入力される動作命令に従って動作する機能回路において、第1の動作命令が入力されてから第2の動作命令が入力されるまでの時間間隔が、基準クロックの所定のクロック数を満たすか否かを判断する試験回路であって、上記第1の動作命令に応じて、上記基準クロックをカウントするカウンタと、上記第2の動作命令が入力されたとき上記カウンタのカウント値が上記所定クロック数に達しているか否かを判断する判断回路とを有する試験回路。

IPC (3件)：

G11C 29/00 671 ,  G01R 31/28 ,  G11C 11/401

FI (5件)：

G11C 29/00 671 Z ,  G11C 11/34 371 A ,  G01R 31/28 V ,  G01R 31/28 B ,  G01R 31/28 D

Fターム (24件)：

2G132AA08 ,  2G132AC03 ,  2G132AG08 ,  2G132AK09 ,  2G132AK18 ,  2G132AL09 ,  5L106AA01 ,  5L106DD00 ,  5L106GG03 ,  5M024AA91 ,  5M024BB30 ,  5M024BB40 ,  5M024DD83 ,  5M024DD90 ,  5M024GG06 ,  5M024GG20 ,  5M024JJ02 ,  5M024JJ32 ,  5M024JJ40 ,  5M024MM10 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07