特許

J-GLOBAL ID：200903001692425040

半導体装置およびその製造方法

発明者： 前田 茂伸 ,  山口 泰男 ,  栗山 祐忠 ,  前川 繁登
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-345126
公開番号（公開出願番号）：特開平7-099311
出願日： 1993年12月20日
公開日（公表日）： 1995年04月11日
要約：

【要約】【目的】 占有面積の小さな電界効果トランジスタおよびそれを用いた半導体記憶装置を得ること。【構成】 ソース領域6aが設けられた基板1の上に、第1層間絶縁膜2aを介在させて、ゲート電極3が設けられる。ゲート電極3を第2の層間絶縁膜2bが覆っている。第1の層間絶縁膜2a、ゲート電極3および第2の層間絶縁膜2b中に、これらを貫通するように、ソース領域6aの表面の一部を露出させるためのコンタクトホール19が設けられる。コンタクトホール19の側壁面を、ゲート絶縁膜4が被覆している。コンタクトホール19中に、ソース領域6aの表面に接触するように、該ソース領域6aの表面からゲート電極3の下面の高さまで、第1導電型の第1の半導体層20が設けられ、第1の半導体層20の表面からゲート電極3の上面の高さまでチャネル半導体層7が設けられ、その上にドレイン領域になる第1導電型の第2の半導体層6bが設けられる。

請求項（抜粋）：

多数のキャリアの流れを、ゲートに加える電圧によって制御する半導体装置であって、主表面を有する基板と、前記基板の主表面中に設けられ、ソース/ドレイン領域の一方になる第1導電型の第1の導電層と、前記基板の上に設けられた第1の層間絶縁膜と、前記第1の層間絶縁膜の上に設けられ、上面と下面を有するゲート電極と、前記ゲート電極を覆うように、前記第1の層間絶縁膜の上に設けられた第2の層間絶縁膜と、前記第1の層間絶縁膜、前記ゲート電極および前記第2の層間絶縁膜を貫通するように設けられ、前記第1の導電層の表面の一部を露出させるためのコンタクトホールと、前記コンタクトホールの側壁面を被覆するゲート絶縁膜と、前記コンタクトホール中であって、前記第1の導電層の表面に接触するように、該第1の導電層の表面から前記ゲート電極の下面の高さまで形成された第1導電型の第1の半導体層と、前記コンタクトホール中であって、前記第1の半導体層の表面に接触するように、該第1の半導体層の表面から前記ゲート電極の上面の高さまで形成されたチャネル半導体層と、前記チャネル半導体層の表面に接触するように、該チャネル半導体層の上に設けられ、ソース/ドレイン領域の他方になる第1導電型の第2の半導体層と、を備えた半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/768 ,  H01L 21/8242 ,  H01L 27/108

FI (3件)：

H01L 29/78 321 X ,  H01L 21/90 C ,  H01L 27/10 325 E

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-063095   出願人：モトローラ・インコーポレイテッド