特許

J-GLOBAL ID：200903001711005155

半導体装置

発明者： 藤井 岳志
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-206124
公開番号（公開出願番号）：特開2000-040832
出願日： 1998年07月22日
公開日（公表日）： 2000年02月08日
要約：

【要約】【課題】急峻な跳ね上がり電圧を抑制できるソフトリカバリー特性を有する半導体装置を提供すること。【解決手段】n- 半導体基板100の一方の主面の表面層にp+ 領域2を形成し、他方の主面の表面層にn+ 領域3を形成する。このp+ 領域2とn+ 領域3およびp+ 領域2とn+ 領域3に挟まれたn- 基板領域1で、ダイオードが形成される。このダイオードのn- 基板領域の幅Wを、(VA +VR )/18≦W≦(VA +VR )/15〔ただし、VA は素子のアバランシェ電圧(単位はV)、VR は定格電圧(単位はV)である。〕とし、n- 基板領域の比抵抗(単位はΩ・cm)をW2 /(0.29×VR )≦ρ≦W2 /(0.25×VR )〔ただし、Wはn- 基板領域の厚さ(単位は×10-6m)、VR は定格電圧(単位はV)である。〕とする。

請求項（抜粋）：

低濃度の第1導電形半導体基板の一方の主面の表面層に形成された第2導電形半導体領域と、他方の主面の表面層に形成された高濃度の第1導電形半導体領域と、前記第2導電形半導体領域と前記高濃度の第1導電形半導体領域に挟まれた第1導電形半導体基板領域とを備える半導体装置において、定格電圧で前記半導体基板領域に広がる空乏層の先端が前記高濃度の第1導電形領域に達することを特徴とする半導体装置。

引用特許：

審査官引用 (4件)

• 特開平1-258476
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-341462   出願人：宮崎沖電気株式会社, 沖電気工業株式会社
• 半導体素子
  公報種別：公開公報   出願番号：特願平5-078385   出願人：富士電機株式会社
• 特開昭57-092872