特許

J-GLOBAL ID：200903001720108234

可変遅延回路および可変遅延回路を有する半導体集積回路

発明者： 酒向 淳匡
出願人/特許権者： 富士通株式会社
代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願2000-156843
公開番号（公開出願番号）：特開2001-338981
出願日： 2000年05月26日
公開日（公表日）： 2001年12月07日
要約：

【要約】【課題】 本発明は、遅延時間を所定の値に設定可能な可変遅延回路の消費電力を低減することを目的とする。【解決手段】 可変遅延回路は、遅延回路とセレクタとを備えている。遅延回路は、複数の遅延段が縦続接続されて形成されている。遅延回路は、入力信号を初段で受け、各遅延段から入力信号を遅延させた遅延信号をそれぞれ出力する。セレクタは、遅延信号と、これ等遅延信号にそれぞれ対応する選択信号とを受けている。セレクタは、活性化された選択信号に対応する遅延信号を選択し、選択した信号を遅延出力信号として出力する。セレクタにより選択された遅延信号を出力する遅延段より後段側の遅延段は、非活性化される。不要な遅延段が動作しないため、無駄な電力の消費が防止される。

請求項（抜粋）：

複数の遅延段が縦続接続され、入力信号を初段で受け、前記各遅延段から該入力信号を遅延させた遅延信号をそれぞれ出力する遅延回路と、前記遅延信号と、これ等遅延信号にそれぞれ対応する選択信号とを受け、活性化された前記選択信号に対応する前記遅延信号を選択し、選択した信号を遅延出力信号として出力するセレクタとを備え、前記セレクタにより選択された前記遅延信号を出力する前記遅延段より後段側の前記遅延段は、非活性化されることを特徴とする可変遅延回路。

IPC (2件)：

H01L 21/82 ,  H03K 5/13

FI (3件)：

H03K 5/13 ,  H01L 21/82 F ,  H01L 21/82 C

Fターム (24件)：

5F064BB03 ,  5F064BB05 ,  5F064BB07 ,  5F064BB13 ,  5F064BB16 ,  5F064BB23 ,  5F064CC12 ,  5F064CC16 ,  5F064EE47 ,  5F064FF09 ,  5F064FF27 ,  5F064FF42 ,  5F064HH06 ,  5F064HH12 ,  5J001AA04 ,  5J001AA05 ,  5J001BB00 ,  5J001BB07 ,  5J001BB08 ,  5J001BB09 ,  5J001BB10 ,  5J001BB11 ,  5J001BB12 ,  5J001DD04