特許
J-GLOBAL ID：200903001732780833
リフレツシユ制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-153652
公開番号（公開出願番号）：特開平5-002878
出願日： 1991年06月26日
公開日（公表日）： 1993年01月08日
要約：
【要約】【目的】リフレッシュ制御信号の発生周期をDRAM情報保持時間に適合させ、リフレッシュによる電力の無駄をはぶく。【構成】カウンタ1とリセット用論理ゲート2との間に、ヒューズF1〜F8の非切断、切断により分周信号CD1〜CD4の伝達を切換え制御し、リセット信号RSTの周期を切換えるリセット周期切換回路4を設ける。
請求項（抜粋）：
リセット信号により初期化された後クロック信号の周波数を2の累乗分の1の異なる分周率で分周した複数の分周信号を発生するカウンタと、このカウンタからの分周信号を入力して所定の論理処理を行い所定の周期の前記リセット信号を発生するリセット用論理ゲートと、前記カウンタからの分周信号を入力して所定の論理処理を行い所定の周期のリフレッシュ制御信号を発生するリフレッシュ用論理ゲートと、状態切換素子を備えこの状態切換素子の状態に従って前記カウンタからの各分周信号の前記リセット用論理ゲートへの伝達を切換え制御し、前記リセット信号の周期を切換えるリセット周期切換回路とを有することを特徴とするリフレッシュ制御回路。
引用特許：
前のページに戻る
