特許
J-GLOBAL ID:200903001734940471

低特性インピーダンス電源・グランドペア線路構造

発明者:
出願人/特許権者:
代理人 (6件): 志賀 正武 ,  高橋 詔男 ,  渡邊 隆 ,  鈴木 三義 ,  西 和哉 ,  村山 靖彦
公報種別:公開公報
出願番号(国際出願番号):特願2008-134348
公開番号(公開出願番号):特開2009-283688
出願日: 2008年05月22日
公開日(公表日): 2009年12月03日
要約:
【課題】ループインダクタンスが理論的に0となるような、低特性インピーダンス電源・グランドペア線路構造を提供する。【解決手段】絶縁シート10の表面に電源配線21およびグランド配線22を有する金属配線層20が設けられた積層シート1と、電源配線21およびグランド配線22を覆うように設けられた絶縁薄膜層31と、絶縁薄膜層31の表面に設けられた抵抗体層32とを有する低特性インピーダンス電源・グランドペア線路構造。【選択図】図2
請求項(抜粋):
絶縁シートの表面に電源配線およびグランド配線を有する金属配線層が設けられた積層シートと、 前記金属配線層を覆うように設けられた絶縁薄膜層と、 該絶縁薄膜層の表面に設けられた抵抗体層と を有する、低特性インピーダンス電源・グランドペア線路構造。
IPC (3件):
H05K 1/02 ,  H05K 3/28 ,  H05K 9/00
FI (3件):
H05K1/02 N ,  H05K3/28 B ,  H05K9/00 R
Fターム (20件):
5E314AA36 ,  5E314BB02 ,  5E314CC15 ,  5E314DD01 ,  5E314FF05 ,  5E314FF19 ,  5E314GG26 ,  5E321AA24 ,  5E321BB23 ,  5E321BB53 ,  5E321GG09 ,  5E338AA01 ,  5E338AA12 ,  5E338AA16 ,  5E338CC04 ,  5E338CC05 ,  5E338CC06 ,  5E338CD13 ,  5E338CD23 ,  5E338EE14
引用特許:
出願人引用 (1件)

前のページに戻る