特許

J-GLOBAL ID：200903001745432567

半導体集積回路装置

発明者： 宮武 久忠 ,  砂永 登志男 ,  北村 恒二 ,  山本 昌章
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-022678
公開番号（公開出願番号）：特開平8-241963
出願日： 1995年02月10日
公開日（公表日）： 1996年09月17日
要約：

【要約】【目的】 DRAMマクロセルと論理セルとを同一チップに形成し、信頼性がありかつ高速動作が可能な高密度半導体集積回路装置を提供する。【構成】 論理セルと同一チップに集積されるDRAMマクロセル14は、半導体基板と反対導電型のガードリング26と、ガードリング26内のウエル27内に形成されたメモリセルのアレイ42と、電源供給線34と、接地線36と、電源供給線34と接地線36との間に接続されたバイパスキャパシタ70と、を備え、電源供給線34と論理セルの電源供給線とは異なる電源パッドに接続され、接地線36と論理セルの接地線とは共通の接地パッド又は低インピーダンス線で相互接続された、近接した接地パッドに接続される。

請求項（抜粋）：

外部配線のための電源パッド、接地パッド及び信号パッドが形成された同一チップの半導体基板に、論理ブロックと、この論理ブロックと接続されるメモリブロックとを形成するようにした半導体集積回路装置にして、前記メモリブロックは、メモリ用キャパシタを含むDRAMセルが配列されたDRAMメモリセルアレイと、電源供給線と、接地線とを備え、前記論理ブロックは、論理回路部と、電源供給線と、接地線とを備え、前記メモリブロックの前記電源供給線及び前記論理ブロックの電源供給線は異なる電源パッドに接続されていることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/401

FI (3件)：

H01L 27/10 681 C ,  G11C 11/34 371 K ,  H01L 27/10 681 E

引用特許：

審査官引用 (1件)

• 特開平1-206647