特許

J-GLOBAL ID：200903001749341566

集積回路

発明者： デビッド・アラン・エドワーズ ,  アンソニー・ウィリス・リッチ
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-292797
公開番号（公開出願番号）：特開2001-147835
出願日： 2000年09月26日
公開日（公表日）： 2001年05月29日
要約：

【要約】【課題】 1つ又は複数のプロセッサ、又は他のデバイスからトレース情報を受け取った割込なしトレースシステムを提供する。【解決手段】 トレースシステム200は、トレース情報を柔軟に記憶又は伝送するために種々のモードで作動するように、ユーザによって構成可能である。トレースシステムは、メモリマップされ、プロセッサ性能に影響を及ぼすことなくアクセス可能なFIFO202を含む。一態様では、トレースシステムは、プロセッサ102の内部クロック速度でトレース情報を受け取るトレースバッファ227を含む。別の実施の態様では、外部システム106へメッセージを伝送し、又は、メモリ内にメッセージを記憶するのに先立って、圧縮プロトコルが、トレースメッセージオンチップを圧縮するために与えられる。

請求項（抜粋）：

集積回路であって、少なくとも1つのプロセッサと、該プロセッサに動作的に接続され、先入れ先出し(FIFO)バッファを有するデバッグモジュールとを備え、前記デバッグモジュールが、前記プロセッサによって生成されたトレース情報を記憶するように、ユーザーによって構成され、前記FIFOが、前記トレース情報を保持するように構成された複数のメモリマップレジスタを有することを特徴とする集積回路。

IPC (3件)：

G06F 11/28 310 ,  G06F 15/78 510 ,  G06F 15/78

FI (3件)：

G06F 11/28 310 B ,  G06F 15/78 510 K ,  G06F 15/78 510 G