特許
J-GLOBAL ID：200903001765839841
欠陥を迂回する方法及びその回路
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平3-294881
公開番号（公開出願番号）：特開平6-150687
出願日： 1991年10月16日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 メモリ記憶装置で欠陥が検出されたときに並列メモリデータ構造のアレイをスイッチングする装置及び方法を開示する。【構成】 本発明は並列メモリデータ構造における開放欠陥又は短絡欠陥を修正するために余分の並列アレイを2つしか使用せず、元来のアレイと比べほぼ一定のアレイ長さによってそれを済ます。冗長アレイ並びに元来のアレイはトグルスイッチに接続する。1つ又は2つ以上のデータ経路に開放又は短絡が現れると、その開放又は短絡に結合しているトグルスイッチは「フリップ」して、隣接するデータ経路にカスケード方式で接続する。トグルスイッチは、CMOSアレイの中にNMOSトランジスタと、PMOSトランジスタとを有する操向論理スイッチとして実現される。操向論理スイッチは、欠陥領域を論理的に復号するか、又は状態が欠陥に到達したときに停止するシフタを実際に実現するかのいずれかの方法により実現できるポインタレジスタによって制御される。
請求項（抜粋）：
複数のアレイと、データ構造アドレス制御信号に従ってデータ構造へデータを転送すると共に、データ構造からデータを転送するためにデータ構造に接続したデータ経路とを具備するデータ構造にあって、前記データ構造のアレイ中に存在すると検出された欠陥を迂回する方法において,前記データ構造にM列の予備アレイを追加する過程と;アドレス制御信号により識別されるアレイへデータを導くと共に、そのアレイからデータを取出すアドレススイッチにアドレス制御信号及びデータ経路を接続する過程と;アレイM列だけ互いに離間して位置する1つのアレイとそれに代わるアレイとを指示することができるように互いにインタリーブしているデータスイッチにアドレススイッチを接続する過程と;1つのアレイで欠陥が検出された場合、欠陥のあるアレイと、予備アレイとを含めてそれらのアレイの間にあるアレイを指示するデータスイッチの状態を変化させて、代用アレイを指示することにより、データを欠陥のあるアレイを迂回するように転向させ、データ構造におけるデータ経路の保全性を維持する過程とを有することを特徴とする欠陥を迂回する方法。
IPC (2件)：
G11C 29/00 301
, G11C 11/413
