特許

J-GLOBAL ID：200903001772458713

半導体装置及びその製造方法

発明者： 原田 剛史 ,  柴田 潤一 ,  植木 彰
出願人/特許権者： パナソニック株式会社
代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2008-001070
公開番号（公開出願番号）：特開2009-164372
出願日： 2008年01月08日
公開日（公表日）： 2009年07月23日
要約：

【課題】歩留まりの低下がなく、配線間容量を実用上十分に低減できる配線構造を有する半導体装置を得られるようにする。【解決手段】半導体装置は、半導体基板100の上に形成された第1の層間絶縁膜101と、該第1の層間絶縁膜101に形成された複数の溝部に埋められた、導電性部材からなる複数の下部配線105とを有している。第1の層間絶縁膜101における複数の下部配線105の隣り合う配線同士の間には、第1の層間絶縁膜が除去されてなる空隙部101cが選択的に形成されている。また、空隙部101cの下端部の位置は、各下部配線105の下端部の位置よりも低い。【選択図】図1

請求項（抜粋）：

半導体基板の上に形成された第1の絶縁膜と、 前記第1の絶縁膜に形成された複数の溝部に形成された、導電性部材からなる複数の配線とを備え、 前記第1の絶縁膜における前記複数の配線の隣り合う配線同士の間には、前記第1の絶縁膜が除去されてなる空隙部が選択的に形成されており、 前記空隙部の下端部の位置は、前記各配線の下端部の位置よりも低いことを特徴とする半導体装置。

IPC (4件)：

H01L 21/768 ,  H01L 23/522 ,  H01L 21/320 ,  H01L 23/52

FI (3件)：

H01L21/90 N ,  H01L21/90 J ,  H01L21/88 S

Fターム (53件)：

5F033HH07 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH14 ,  5F033HH15 ,  5F033HH19 ,  5F033HH21 ,  5F033HH22 ,  5F033HH32 ,  5F033HH35 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK07 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK14 ,  5F033KK15 ,  5F033KK19 ,  5F033KK21 ,  5F033KK22 ,  5F033KK32 ,  5F033KK35 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033RR01 ,  5F033RR21 ,  5F033RR29 ,  5F033RR30 ,  5F033SS11 ,  5F033SS22 ,  5F033TT01 ,  5F033UU03 ,  5F033VV01 ,  5F033WW01 ,  5F033XX10 ,  5F033XX20 ,  5F033XX25

引用特許：

出願人引用 (1件)

• エアギャップ形成
  公報種別：公開公報   出願番号：特願2003-320111   出願人：ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー.