特許

J-GLOBAL ID：200903001803509796

電子回路基板の高密度実装構造

発明者： 山下 紘治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平8-139275
公開番号（公開出願番号）：特開平9-321408
出願日： 1996年05月31日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 工程が複雑であったり、信頼性に欠けていた。【解決手段】 電子部品である半導体チップ10をプリント基板20中に埋め込み、基板表面に形成する配線パターン51で同半導体チップ10の接続端子11に接続する電子回路基板の高密度実装構造であって、半導体チップ10の接続端子11にはスタッドバンプ12を形成しておいてプリント基板20に埋め込み、絶縁部材からなる絶縁層30で周囲を被覆した後、レーザで孔40を明けてスタッドバンプ12を露出させ、当該露出したスタッドバンプ12上に配線パターン51を形成して接続せしめている。

請求項（抜粋）：

電子部品を基板中に埋め込み、基板表面に形成する配線パターンで同電子部品の接続端子に接続する電子回路基板の高密度実装構造であって、上記電子部品の接続端子にはスタッドバンプを形成しておいて上記基板に埋め込み、絶縁部材で周囲を被覆した後、レーザで孔明けして上記スタッドバンプを露出させ、当該露出したスタッドバンプに上記配線パターンを形成して接続せしめることを特徴とする電子回路基板の高密度実装構造。

IPC (3件)：

H05K 1/18 ,  H05K 3/00 ,  H05K 3/46

FI (4件)：

H05K 1/18 Q ,  H05K 3/00 N ,  H05K 3/46 Q ,  H05K 3/46 N