特許
J-GLOBAL ID：200903001809976850

半導体装置の製造方法

発明者：
渡邉 ひと美

渡邉 ひと美 について


出願人/特許権者：
セイコーインスツルメンツ株式会社

セイコーインスツルメンツ株式会社 について


代理人 (1件)： 坂上 正明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-299546
公開番号（公開出願番号）：特開2002-110973
出願日： 2000年09月29日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】 MOSトランジスタのしきい値を制御する工程と、ゲート絶縁膜の信頼性を向上させる為の工程とを一つの工程で行い、製造工程数を減らす。【解決手段】 MOSトランジスタのしきい値制御の為に、ゲート絶縁膜への窒化処理による固定電荷の変動を利用する事により、ゲート絶縁膜の信頼性向上と、MOSトランジスタのしきい値制御を一つの工程で兼ねる事が出来るようにする。
請求項（抜粋）：
シリコン半導体基板上にMOSトランジスタを形成する工程において、ゲート絶縁膜を形成する工程と、ゲート電極膜をパターニングしエッチング除去する工程との間に、ゲート絶縁膜を窒化する工程のみを含む事を特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 29/78 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 21/8238 ,  H01L 27/092
FI (6件)：
H01L 21/316 S ,  H01L 21/316 M ,  H01L 21/318 M ,  H01L 21/318 C ,  H01L 29/78 301 G ,  H01L 27/08 321 D
Fターム (27件)：
5F040DA06 ,  5F040DA17 ,  5F040DB02 ,  5F040DB03 ,  5F040EC07 ,  5F040ED03 ,  5F040ED04 ,  5F048AA07 ,  5F048AA09 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB11 ,  5F048BB14 ,  5F048BD04 ,  5F048BG12 ,  5F058BA01 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BD15 ,  5F058BF29 ,  5F058BF30 ,  5F058BF52 ,  5F058BF64 ,  5F058BF75 ,  5F058BJ01
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM