特許
J-GLOBAL ID：200903001830538226
時間軸補正回路
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-260198
公開番号（公開出願番号）：特開平5-103303
出願日： 1991年10月08日
公開日（公表日）： 1993年04月23日
要約：
【要約】 (修正有)【目的】高周波の時間軸における画像のゆらぎを減らす。【構成】基準クロック入力信号110により書込みアドレス102を発生する書込みアドレス発生回路4と、信号110を介して基準水平同期信号103を発生する基準水平同期信号発生回路7と、水平同期信号101の周期と基準水平同期信号103の周期との差を検出し補正信号104を出力する差検出回路6と、信号110と差検出回路6から出力される補正信号104とを入力して読出しアドレス105を発生する読出しアドレス発生回路5と、信号110を介して映像入力信号106をデジタルデータに変換するA/D変換回路1と、A/D変換回路1からのデジタル映像信号107を、書込みアドレス102を介して格納し、また、読出しアドレス105を介してデジタル映像信号108を出力する記憶回路2と、デジタル映像入力信号108を信号110を介してアナログの映像出力信号109に変換して出力するD/A変換回路3とを備える。
請求項（抜粋）：
水平同期信号をリセットとして、基準クロック入力信号により書込みアドレスを発生する書込みアドレス発生回路と、前記基準クロック入力信号によるカウント操作を介して、所定の基準水平同期信号を発生する基準水平同期信号発生回路と、前記水平同期信号の周期と前記基準水平同期信号の周期との差を検出して、補正信号を出力する差検出回路と、前記基準クロック入力信号と前記補正信号とを入力して、読出しアドレスを発生する読出しアドレス発生回路と、前記基準クロック入力信号を介して、所定の映像入力信号をデジタル映像信号に変換するA/D変換回路と、前記デジタル映像信号を、前記書込みアドレスを介して格納するとともに、前記読出しアドレスを介して当該デジタル映像信号を出力する記憶回路と、前記記憶回路から出力されるデジタル映像信号を、前記基準クロック入力信号を介してアナログの映像出力信号に変換して出力するD/A変換回路と、を備えることを特徴とする時間軸補正回路。
IPC (2件)：
引用特許：
前のページに戻る
