特許
J-GLOBAL ID:200903001852338859
PLL回路および半導体集積回路の試験方法
発明者:
,
出願人/特許権者:
,
代理人 (1件):
大日方 富雄
公報種別:公開公報
出願番号(国際出願番号):特願平7-124006
公開番号(公開出願番号):特開平8-316833
出願日: 1995年05月23日
公開日(公表日): 1996年11月29日
要約:
【要約】 (修正有)【目的】 PLL回路を内蔵するLSIでPLL回路の入力クロック周波数を極端に変化させる場合において、変化させる各入力クロック周波数に対応した最適の電圧制御発振器を最低限の面積で実現する。また,PLL回路の引込み時間及び同期回復時間をともに短縮し、あわせてPLL回路を含む伝送系のジッタ総量を低減する。【構成】 制御電圧に従ってその周波数が制御される電圧制御発振器の制御電圧発生部に流れる電流を、PLL回路の本来の動作とは関係なく、外部より供給される信号で変化させ、選択された入力基本クロックに対応する最適の制御電圧対発振周波数特性をもたせる回路構成とすることにより、単一の電圧制御発振器で複数の入力基本クロックに対応できる。
請求項(抜粋):
制御電流に従ってその発振周波数が制御される発振回路と、この発振回路により形成される周波数信号と基準周波数信号との位相差に従ったパルス信号を形成する位相比較回路と、この位相比較回路の出力パルス信号を受けるル-プフィルタと、該ル-プフィルタの出力電圧及び上記位相比較回路の出力パルス信号に従った電流を形成する第一の電流源回路と、定電圧及び上記位相比較回路の出力パルス信号に従った電流を形成する第二の電流源回路とを含み、上記第一及び第二の電流源回路の合成電流を電流ミラ-回路に供給して上記発振回路の制御電流を制御するように構成されたPLL回路において、上記電流ミラ-回路に流れる電流値を制御信号により変更可能な電流制御回路を設け、該電流制御回路により制御電流を変えることで上記発振回路の制御電圧対発振周波数特性を可変にしたことを特徴とするPLL回路。
IPC (3件):
H03L 7/10
, G01R 31/30
, H03L 7/093
FI (3件):
H03L 7/10 Z
, G01R 31/30
, H03L 7/08 E
前のページに戻る