特許
J-GLOBAL ID：200903001863471321
半導体集積回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-048624
公開番号（公開出願番号）：特開平5-252017
出願日： 1992年03月05日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】アイソレーション特性を改善したトランスファゲート回路を有する半導体集積回路を提供することを目的とする。【構成】セレクタ回路を構成するトランスファゲートTG1 ,TG2 ,...,TGn は、信号経路に対して直列接続された第1,第2のMESFET-Q1 ,Q2、これら第1,第2のMESFET-Q1 ,Q2 の接続点とバイアス電源VBBの間に設けられた第3のMESFET-Q3 、およびデータ入力用のMESFET-QINを有する。第1,第2のMESFET-Q1 ,Q2 のゲートはそれぞれ、抵抗R1 ,R2 を介して第1の制御信号φ1 の信号端子に接続されている。第3のMESFET-Q3 のゲートは抵抗R3 を介して第2の制御信号/φ1 の信号端子に接続されている。
請求項（抜粋）：
信号経路に対して直列接続され、ゲートが第1の制御信号により制御される第1および第2の電界効果トランジスタと、前記第1,第2の電界効果トランジスタの接続点とバイアス電源との間に接続され、ゲートが前記第1の制御信号とは逆相の第2の制御信号により制御される第3の電界効果トランジスタと、前記第1および第2の電界効果トランジスタのゲートと前記第1の制御信号の入力端子との間に挿入された抵抗と、を有することを特徴とする半導体集積回路。
IPC (2件)：
H03K 17/693
, H03K 19/0175
