特許
J-GLOBAL ID：200903001869018980
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-240230
公開番号（公開出願番号）：特開平6-089256
出願日： 1992年09月09日
公開日（公表日）： 1994年03月29日
要約：
【要約】【目的】 I/O装置に対して専用に使用される書き込みバッファの割り付けをシステム起動時の入出力装置の有無によって自動設定することによりI/O装置の実装に於ける物理的制約をなくす。【構成】 メモリ1はメモリバス8に、I/O装置4〜6はI/Oバス7に接続されとり、メモリバス8とI/Oバス7はバス接続機構2で接続されている。I/Oバス7にはI/O制御機構3が接続されている。バス接続機構2は各I/O装置からのメモリ書き込みで各I/O装置専用で使用される書き込みバッファ2-2を有し、I/O制御機構3はシステム起動時にI/O装置の実装の有無及びバッヒュァの使用の有無を確認し書き込みバッファの割り付けを行ないこれを保持する割り付けテーブル3-1を有している。各I/O装置はI/O制御機構3から通知される割り付けチャネル情報を保持するチャネル保持部を有している。
請求項（抜粋）：
メモリと複数の入出力装置とがバスで接続されて構成される情報処理装置であってメモリの実装されるバス(以下メモリバスと称す)と入出力装置(以下I/O装置と称す)の実装されるバス(以下I/Oバスと称す)がバス接続機構によって接続され、(A)前記バス接続機構は、I/O装置からメモリに対するデータ書込において使用される書き込みバッファを複数チャネル有しておりI/Oバス上での書き込みバッファに対する書き込みと書き込みバッファからメモリへの書き込みは非同期で動作可能であり、それぞれの書き込みにおいて発生するエラー情報及びバッファの空き状態を保持するステータスレジスタを各チャネル毎に有し、(B)前記I/Oバスには、システム起動時にI/Oバス上に実装されているI/O装置の実装の有無及び書き込みバッファの使用の有無をチェックし、各I/O装置に対する書き込みバッファの割り付け情報を保持する割り付けテーブルを有し、かつ、各I/O装置に対して割り付け結果の使用チャネルを通知する手段及び、各I/O装置の転送終了後書き込みバッファのステータスレジスタを読みとりエラーの有無及びバッファの空き状態を確認する手段を有するI/O制御機構が実装され、(C)前記各I/O装置は、書き込みバッファの使用の有無をI/O制御機構に対して通知する書き込みモード保持部、及びI/O制御機構から通知される書き込みバッファ使用チャネル情報を保持するチャネル保持部を有することを特徴とする情報処理装置。
IPC (2件)：
G06F 13/12 330
, G06F 13/36 310
