特許
J-GLOBAL ID：200903001874327338
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-009067
公開番号（公開出願番号）：特開平5-198754
出願日： 1992年01月22日
公開日（公表日）： 1993年08月06日
要約：
【要約】【目的】 NMOSトランジスタ領域とPNPバイポーラトランジスタ領域側とに合わせて、NPNバイポーラトランジスタ領域,および/またはPMOSトランジスタ領域側での基板との間の接合容量を低減する。【構成】 NMOSトランジスタ領域とPNPバイポーラトランジスタ領域側と同時に、NPNバイポーラトランジスタ領域,および/またはPMOSトランジスタ領域側においても、シリコン基板との接合容量を低減するための低濃度拡散層を形成する。
請求項（抜粋）：
同一の第1導電型のシリコン基板の主面上にあって、第1導電型のベース領域を有するバイポーラトランジスタと、第2導電型のベース領域を有するバイポーラトランジスタと、第1導電型のチャネル領域を有するMOSトランジスタと、第2導電型のチャネル領域を有するMOSトランジスタとのうち、少なくとも3種類以上を含んで構成されるバイポーラ・MOS混載型半導体装置の製造方法において、前記第1導電型のベース領域を有するバイポーラトランジスタでの第2導電型の高濃度コレクタ埋め込み層の下部に形成される電気的分離のための第2導電型の低濃度不純物領域と、前記第1導電型のチャネル領域を有するMOSトランジスタでの第2導電型の高濃度不純物埋め込み層の下部に形成される同上第2導電型の低濃度不純物領域と、前記第2導電型のベース領域を有するバイポーラトランジスタでの第1導電型の高濃度コレクタ埋め込み層の下部に形成される同上第2導電型の低濃度不純物領域,および前記第2導電型のチャネル領域を有するMOSトランジスタでの第1導電型の高濃度不純物埋め込み層の下部に形成される同上第2導電型の低濃度不純物領域の少なくとも何れか一方とのそれぞれにつき、これを同一の工程によって同時に形成させたことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 27/06
, H01L 21/74
, H01L 21/76
