特許

J-GLOBAL ID：200903001880282397

シフトレジスタ回路

発明者： 久保 加寿也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-210497
公開番号（公開出願番号）：特開平6-060685
出願日： 1992年08月06日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 本発明はシフトレジスタ回路に関し、出力インピーダンスが充分に低く、雑音の混入を低減できることを目的とする。【構成】 駆動トランジスタ(Q2 )は、入来するデータを容量に蓄積し駆動クロックの入来時に上記蓄積したデータに応じてスイッチングしデータを出力端子(13)より出力する。伝達トランジスタ(Q3 )は、上記駆動トランジスタの出力データに応じてスイッチングして上記出力データを次段に伝達する。リセットトランジスタ(Q1 )は、上記容量に蓄積されたデータをリセットする。インバータ(20)は、出力端子(13)の出力データを反転する。負荷トランジスタ(Q5 )は上記インバータで反転されたデータに基づき駆動トランジスタ(Q2 )と逆相でスイッチングして上記出力端子の出力インピーダンスを低下する。

請求項（抜粋）：

入来するデータを容量に蓄積し、駆動クロックの入来時に上記蓄積したデータに応じてスイッチングしデータを出力端子(13)より出力する駆動トランジスタ(Q2 )と、上記駆動トランジスタの出力データに応じてスイッチングして上記出力データを次段に伝達する伝達トランジスタ(Q3 )と、上記容量に蓄積されたデータをリセットするリセットトランジスタ(Q1 )とで各ビットを構成したシフトレジスタ回路において、上記出力端子の出力データを反転するインバータ(20)と、上記インバータで反転されたデータに基づき上記駆動トランジスタと逆相でスイッチングして上記出力端子の出力インピーダンスを低下する負荷トランジスタ(Q5 )とを有することを特徴とするシフトレジスタ回路。