特許

J-GLOBAL ID：200903001891214776

高アスペクト比、微細パターンの素子の製造方法

発明者： 片倉 則浩 ,  和佐 若菜
出願人/特許権者： 株式会社ニコン
公報種別：公開公報
出願番号（国際出願番号）：特願平6-216133
公開番号（公開出願番号）：特開平8-082703
出願日： 1994年09月09日
公開日（公表日）： 1996年03月26日
要約：

【要約】【目的】 高アスペクト比で微細なパターンを備えた素子を製造できる方法を提供すること。【構成】 少なくとも、基板1上に、少なくとも基板1側から順に、導電層3、下層レジスト4、中間層5、上層レジストを形成する積層工程と、前記上層レジストに所望のレジストパターンを形成する工程と、該上層レジストのパターンを中間層5に転写する工程と、該中間層のパターン50を前記下層レジスト4に転写する工程と、該下層レジストのパターン40から露出した前記導電層3の表面に電解メッキ層2を形成する工程と、前記電解メッキ層2の形成工程後に、前記下層レジスト40と、前記導電層3のうち該下層レジスト40に隣接する部分を除去する工程と、を有することを特徴とする高アスペクト比で微細なパターンを備えた素子の製造方法。

請求項（抜粋）：

少なくとも、基板上に、少なくとも基板側から順に、導電層、下層レジスト、上層レジストを形成する積層工程と、前記上層レジストに所望のレジストパターンを形成する工程と、該上層レジストのパターンを前記下層レジストに転写する工程と、該下層レジストのパターンから露出した前記導電層の表面に電解メッキ層を形成する工程と、前記電解メッキ層の形成工程後に、前記下層レジストと、前記導電層のうち該下層レジストに隣接する部分を除去する工程と、を有することを特徴とする高アスペクト比で微細なパターンを備えた素子の製造方法。

IPC (4件)：

G02B 5/18 ,  G03F 7/26 ,  G03F 7/40 ,  H01L 21/027

FI (2件)：

H01L 21/30 506 E ,  H01L 21/30 573