特許
J-GLOBAL ID：200903001902146077
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-122592
公開番号（公開出願番号）：特開2003-318269
出願日： 2002年04月24日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】 MIM容量素子の構造の改善、および製造工程の改善を図ることにより、MIM容量素子の高信頼性の向上を可能とする半導体装置を提供する。【解決手段】 上層電極層10と反射防止膜12との間には、上層電極層10を覆うリークガード17が設けられているため、上層電極層10と反射防止膜12とが直接的に接触する領域が形成されることはない。その結果、上層電極層10と反射防止膜12との間に生じるリーク電流の発生を完全に防止することが可能になる。
請求項（抜粋）：
下層電極層、前記下層電極層の上に設けられる誘電体層、および、前記誘電体層の上に設けられる上層電極層が積層してなる容量素子を有する半導体装置であって、前記上層電極層を覆う絶縁膜と、前記上層電極層に対して前記絶縁膜を介在して設けられる反射防止膜と、を備える、半導体装置。
IPC (2件)：
Fターム (7件)：
5F038AC05
, 5F038AC15
, 5F038AC17
, 5F038AC18
, 5F038AC20
, 5F038EZ14
, 5F038EZ20
