特許
J-GLOBAL ID：200903001925059171
電子及び正孔の移動度を向上させることができるCMOS素子の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-181890
公開番号（公開出願番号）：特開2000-036605
出願日： 1999年06月28日
公開日（公表日）： 2000年02月02日
要約：
【要約】【目的】 NMOS素子における電子の移動度とPMOS素子における正孔の移動度を同時に向上させるためのCMOS素子の製造方法を提供する。【構成】 ベース層、埋め込み酸化膜、及び半導体層の積層構造からなり、PMOS素子が形成される第1領域とNMOS素子が形成される第2領域とに分けられるSOI基板を提供する段階;SOI基板の第1領域に配置した半導体層の所定部分を熱酸化させて埋め込み酸化膜とコンタクトされる第1フィールド酸化膜を形成する段階;SOI基板の第2領域に配置した半導体層の所定部分に埋め込み酸化膜が露出するトレンチを形成し、トレンチ内に絶縁膜を埋め込んで第2フィールド酸化膜を形成する段階;及び第1フィールド酸化膜により限定された半導体層領域にPMOS素子を形成し、第2フィールド酸化膜により限定された半導体層領域にNMOS素子を形成する段階を含む。
請求項（抜粋）：
ベース層、埋め込み酸化膜、及び半導体層の積層構造からなり、PMOS素子が形成される第1領域とNMOS素子が形成される第2領域とに分けられるSOI基板を提供する段階;前記SOI基板の第1領域に配置した前記半導体層の所定部分を熱酸化させて、前記埋め込み酸化膜とコンタクトされる第1フィールド酸化膜を形成する段階;前記SOI基板の第2領域に配置した前記半導体層の所定部分に前記埋め込み酸化膜が露出するトレンチを形成し、前記トレンチ内に絶縁膜を埋め込んで第2フィールド酸化膜を形成する段階;及び、前記第1フィールド酸化膜により限定された前記半導体層領域にPMOS素子を形成し、前記第2フィールド酸化膜により限定された前記半導体層領域にNMOS素子を形成する段階を含むことを特徴とするCMOS素子の製造方法。
IPC (4件)：
H01L 29/786
, H01L 21/762
, H01L 27/08 331
, H01L 27/12
H01L 29/78 613 A
, H01L 27/08 331 E
, H01L 27/12 F
, H01L 27/12 L
, H01L 21/76 D
, H01L 29/78 622
