特許

J-GLOBAL ID：200903001935022098

半導体装置の製造方法

発明者： 中西 俊郎 ,  石川 健治
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-029505
公開番号（公開出願番号）：特開2000-228522
出願日： 1999年02月08日
公開日（公表日）： 2000年08月15日
要約：

【要約】【課題】 半導体装置の製造方法に関し、多結晶シリコン・ゲートとゲート酸化膜との界面で硼素などの不純物が通過するのを阻止できるようにして、不純物がチャネル領域に突き抜けることがないようにする。【解決手段】 シリコン・ウエハ1上にゲート酸化膜となる酸化膜2を形成してからAr,Ne,He,Xe,Krなどの稀ガス雰囲気中でプラズマ照射して酸化膜2に於けるシリコンと酸素の結合を切断し、次に、N2 を含む雰囲気中でプラズマ照射して窒素とシリコンとを結合させ酸化膜2の表面上に窒化膜3を生成させ、次に、N2 を含む雰囲気中で熱処理を行ってプラズマ・ダメージを回復させ、その後、窒化膜3が生成された酸化膜2上に多結晶シリコン膜を形成する。

請求項（抜粋）：

シリコン半導体基板上にゲート酸化膜を形成してから稀ガス雰囲気中でプラズマ照射してゲート酸化膜に於けるシリコンと酸素の結合を切断する工程と、次いで、N2 を含む雰囲気中でプラズマ照射して窒素とシリコンとを結合させゲート酸化膜表面上に窒化層を生成させる工程と、次いで、N2 を含む雰囲気中で熱処理を行ってプラズマ・ダメージを回復させる工程と、その後、前記窒化層が生成されたゲート酸化膜上に多結晶シリコン膜を形成する工程とが含まれてなることを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/283 ,  H01L 21/318 ,  H01L 21/8238 ,  H01L 27/092

FI (5件)：

H01L 29/78 301 G ,  H01L 21/28 301 A ,  H01L 21/283 C ,  H01L 21/318 M ,  H01L 27/08 321 D

Fターム (32件)：

4M104AA01 ,  4M104BB01 ,  4M104BB40 ,  4M104EE03 ,  4M104EE12 ,  4M104EE14 ,  4M104GG09 ,  4M104HH05 ,  5F040DA00 ,  5F040DB01 ,  5F040EC07 ,  5F040ED05 ,  5F040ED07 ,  5F040FC00 ,  5F040FC14 ,  5F048BB07 ,  5F048BB11 ,  5F048BB12 ,  5F048BB18 ,  5F058BA20 ,  5F058BD01 ,  5F058BD03 ,  5F058BD04 ,  5F058BD09 ,  5F058BD10 ,  5F058BF51 ,  5F058BF52 ,  5F058BF72 ,  5F058BF74 ,  5F058BH01 ,  5F058BH04 ,  5F058BJ01