特許
J-GLOBAL ID：200903001951428223
降圧回路を備えたSRAM
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平3-347314
公開番号（公開出願番号）：特開平5-183119
出願日： 1991年12月27日
公開日（公表日）： 1993年07月23日
要約：
【要約】【目的】 簡潔な回路構成で消費電流を低減でき、スタンバイ時における消費電流を格段に低減できる降圧回路を備えたSRAMを実現する。【構成】 基準電圧発生回路2で発生した基準電圧VrefをNMOSトランジスタM1で形成されるソースホロワ回路で受け、該ソースホロワ回路の出力を周辺回路3およびメモリセル4に駆動電流として供給する。基準電圧発生回路2は、NMOSトランジスタM1の電圧降下Vthを補償するために、基準電圧として、Vref+Vthを発生させる。
請求項（抜粋）：
外部電源を内部で降圧する降圧回路を備えたSRAMにおいて、該外部電源よりVCCレベルが印加されると、基準電圧回路でNMOSトランジスタをドライブし、かつドライブのための基準電圧を該NMOSトランジスタによる電圧降圧分を補償したレベルに設定した降圧回路を備えたSRAM。
IPC (2件)：
H01L 27/10 371
, H01L 27/10 481
