特許
J-GLOBAL ID:200903001961784532

アナログ・ディジタル変換器

発明者:
出願人/特許権者:
代理人 (1件): 吉田 稔 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-029604
公開番号(公開出願番号):特開平11-234133
出願日: 1998年02月12日
公開日(公表日): 1999年08月27日
要約:
【要約】【課題】 変換開始信号がクロック信号と非同期であることに起因する誤動作をなくすことができるアナログ・ディジタル変換器を提供する。【解決手段】 クロック信号CLKと変換開始信号ENとが入力されて、変換開始信号ENがアサートされたときにクロック信号CLKの立上がりエッジに同期して出力が反転するフリップフロップ回路1と、フリップフロップ回路1の出力とクロック信号CLKとが入力されて、フリップフロップ回路1の出力がハイレベルの期間にクロック信号CLKに同期したサンプリングクロック信号を出力するAND回路2と、AND回路2からのサンプリングクロック信号に同期してアナログの入力信号をサンプリングし、ディジタルの出力信号に変換するアナログ・ディジタル変換回路3とを備えた。
請求項1:
クロック信号と、このクロック信号に非同期の変換開始信号とが外部から供給され、前記変換開始信号がアサートされたときに前記クロック信号に同期してアナログの入力信号をサンプリングするアナログ・ディジタル変換器であって、前記クロック信号と前記変換開始信号とが入力されて、前記変換開始信号がアサートされたときに前記クロック信号の立上がりエッジまたは立下がりエッジに同期して出力が反転するフリップフロップ回路と、前記フリップフロップ回路の出力と前記クロック信号とが入力されて、前記フリップフロップ回路の出力がハイレベルの期間またはローレベルの期間に前記クロック信号に同期したサンプリングクロック信号を出力する論理回路と、前記論理回路からのサンプリングクロック信号に同期してアナログの入力信号をサンプリングし、ディジタルの出力信号に変換するアナログ・ディジタル変換回路とを備えたことを特徴とする、アナログ・ディジタル変換器。
引用特許:
審査官引用 (1件)

前のページに戻る