特許

J-GLOBAL ID：200903001966708206

半導体装置とその製造方法

発明者： 八井田 収
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-109316
公開番号（公開出願番号）：特開平5-129424
出願日： 1988年09月12日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】 誘電体分離構造を有するとともに、縦形のトランジスタを形成できるようにする。【構成】 第1の半導体基板である低濃度N型シリコン基板シリコン基板14と第2の半導体基板である高濃度N型シリコン基板17とがSiO2層16を挾んで接合されており、シリコン基板14にはV溝18が形成され、その壁面にSiO2層19が形成されているとともに、そのV溝18内部にポリシリコン層20が埋積されて、シリコン基板14を島状領域21,22に分離している。シリコン基板14にはまた、開口部23が形成され、開口部23内にはシリコン基板17を下地基板とする低濃度N型エピタキシャル成長層24が形成されている。エピタキシャル成長層24とシリコン基板17を利用して縦型トランドスタを形成することができる。

請求項（抜粋）：

誘電体分離構造を有し、かつ開口部が形成された第1の半導体基板と、この第1の半導体基板と接合された第2の半導体基板と、この第2の半導体基板を下地基板として前記開口部内に形成されたエピタキシャル成長層とを具備してなる半導体装置。

IPC (5件)：

H01L 21/76 ,  H01L 27/06 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/784

FI (3件)：

H01L 27/06 321 C ,  H01L 29/72 ,  H01L 29/78 321 R