特許
J-GLOBAL ID:200903001990933482

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願平4-338031
公開番号(公開出願番号):特開平6-162765
出願日: 1992年11月25日
公開日(公表日): 1994年06月10日
要約:
【要約】【目的】 ダイナミック型RAM等のライトモードのサイクルタイムを短縮し、ダイナミック型RAM等の高速化を推進する。【構成】 アドレスノンマルチプレックス方式を採るダイナミック型RAM等において、例えばセンスアンプSAの単位増幅回路USA0〜USAnとメモリアレイMARYの対応する相補ビット線B0*〜Bn*との間に、ライトアンプWAから書き込み用共通データ線WIO*を介して書き込み信号が伝達されるとき選択的にオフ状態とされるPチャンネルMOSFETP1及びP2をそれぞれ設けるとともに、書き込み信号が伝達されるタイミングを、センスアンプSAの単位増幅回路USA0〜USAnが動作状態とされる直前に設定し、この書き込み信号をセンスアンプSAの対応する単位増幅回路によって増幅する。
請求項(抜粋):
直交して配置される複数のワード線及びビット線ならびにこれらのワード線及びビット線の交点に格子状に配置されるメモリセルを含むメモリアレイと、指定される上記ビット線が選択的に接続される共通データ線と、上記ビット線のそれぞれに対応して設けられる複数の単位増幅回路を含むセンスアンプとを具備し、書き込み動作時、書き込み信号が上記共通データ線を介して指定される上記ビット線に伝達された後、対応する上記単位増幅回路を動作状態とすることを特徴とする半導体記憶装置。

前のページに戻る