半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：井桁貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-168573
公開番号（公開出願番号）：特開平5-021755
出願日： 1991年07月10日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 SRAM等に関し,スプリットワード線型のセルを採用してSRAMのセルサイズを縮小し,SRAMの性能向上と高集積化に寄与することを目的とする。【構成】 1)2本のワード線を有するスプリットワード線型SRAMセルを有し,トランスファトランジスタのゲート絶縁膜の厚さがドライバトランジスタのゲート絶縁膜より厚いように構成する。2)メモリセルと周辺回路を有し,入出力回路のトランジスタのゲート絶縁膜の厚さがその他の周辺回路のゲート絶縁膜の厚さより厚いように構成する。3)半導体基板1の活性領域に1層目ゲート酸化膜3を形成する工程と,厚いゲート酸化膜を形成しようとするトランジスタ上にレジスト膜4を形成する工程と,該レジスト膜をエッチングマスクにして1層目ゲート酸化膜をエッチング除去する工程と,該レジスト膜を除去して,該活性領域に2層目ゲート酸化膜5を形成する工程とを有するように構成する。

請求項（抜粋）：

2本のワード線を有するスプリットワード線型SRAM(スタティックランダムアクセスメモリ)セルを有し,トランスファトランジスタのゲート絶縁膜の厚さがドライバトランジスタのゲート絶縁膜より厚いことを特徴とする半導体装置。

IPC (2件)：

H01L 27/11 , H01L 27/108

FI (2件)：

H01L 27/10 381 , H01L 27/10 325 R

引用特許：

審査官引用 (3件)

特開平2-312271
特開昭63-211751
特開昭61-168954

前のページに戻る