特許

J-GLOBAL ID：200903002023251491

CMOS出力回路

発明者： 有本 正生 ,  渡辺 勝義
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-182023
公開番号（公開出願番号）：特開平5-003429
出願日： 1991年06月24日
公開日（公表日）： 1993年01月08日
要約：

【要約】【構成】 入力段のインバータを構成するPチャネルMOSトランジスタ1aと電源VCCとの間に、PチャネルMOSトランジスタダイオード8a,8bを順方向に直列に接続して挿入し、バッファであるインバータ回路を経て出力トランジスタ4をドライブする。これにより、出力トランジスタ4の入力電圧VC は常に「L」となり、トランジスタ4はオフする。従って、出力端子7の出力電圧VO が「H」レベルとなり、電源の立ち上り時も「H」を維持しつづける。【効果】 複雑な回路を用いることなく、容易に、電源電圧の立ち上げ時に「H」レベル出力を維持できる。

請求項（抜粋）：

バッファ回路としてPチャネルMOSトランジスタとNチャネルMOSトランジスタとによって構成されたインバータ回路を複数段備え、該バッファ回路の出力をドレインが開放されたNチャネルMOSトランジスタのゲートに接続してなるCMOS出力回路において、上記複数段インバータ回路の奇数段目のPチャネルMOSトランジスタと電源との間に、PチャネルMOSトランジスタのゲートとドレインとを短絡して構成されたダイオードn個を順方向に直列接続し、電源電圧を下げるようにしたことを特徴とするCMOS出力回路。

IPC (6件)：

H03K 19/003 ,  G11C 11/417 ,  H01L 27/092 ,  H03K 17/22 ,  H03K 17/687 ,  H03K 19/0948

FI (4件)：

G11C 11/34 305 ,  H01L 27/08 321 ,  H03K 17/687 F ,  H03K 19/094 B