特許
J-GLOBAL ID：200903002033693948
MOSFETの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
安藤 淳二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-358817
公開番号（公開出願番号）：特開平11-191559
出願日： 1997年12月26日
公開日（公表日）： 1999年07月13日
要約：
【要約】【課題】 チャネル領域の表面付近の比抵抗を所定値よりも低くすることなく、チャネル領域のオン抵抗の値の低いMOSFETの製造方法を提供することにある。【解決手段】 第1の導電型を有する半導体層2 と、第2の導電型を有して半導体層2 の一主面に沿って設けられた半導体領域9 と、第1の導電型を有して一主面に沿って半導体領域9 に設けられたソース領域10と、半導体領域9 における半導体層2 とソース領域10との間で一主面に沿って位置した箇所から変換されてなる第1の導電型を有したチャネル領域12と、を備えたMOSFETを製造する製造方法であって、半導体領域9 における半導体層2 とソース領域10との間の箇所をエッチングにより除去して一主面に沿ってチャネル領域用凹部を形成し、エピタキシャル成長によりチャネル領域用凹部を埋めて半導体領域9 からチャネル領域12に変換するようにしている。
請求項（抜粋）：
第1の導電型を有する半導体層と、第2の導電型を有して半導体層の一主面に沿って設けられた半導体領域と、第1の導電型を有して前記一主面に沿って半導体領域に設けられたソース領域と、半導体領域における半導体層とソース領域との間で前記一主面に沿って位置した箇所から変換されてなる第1の導電型を有したチャネル領域と、を備えたMOSFETを製造する製造方法であって、前記半導体領域における前記半導体層と前記ソース領域との間の箇所をエッチングにより除去して一主面に沿ってチャネル領域用凹部を形成し、エピタキシャル成長によりチャネル領域用凹部を埋めて前記半導体領域から前記チャネル領域に変換することを特徴とするMOSFETの製造方法。
IPC (3件)：
H01L 21/336
, H01L 21/302
, H01L 29/78
H01L 29/78 658 E
, H01L 21/302 Z
, H01L 29/78 652 E
