特許
J-GLOBAL ID：200903002053314358
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-061791
公開番号（公開出願番号）：特開平5-267250
出願日： 1992年03月18日
公開日（公表日）： 1993年10月15日
要約：
【要約】 (修正有)【目的】 フィールド酸化膜エッチング時に、ゲート絶縁膜の耐圧性の劣化を防止して、信頼性の高い素子を構成する。【構成】 シリコン基板21の表面には、ゲート酸化膜22と図示しないフィールド酸化膜を形成し、そのゲート酸化膜22とフィールド酸化膜の上に導電性のポリシリコンを堆積させて、これをパターニングしてゲート電極28、29を形成し、さらに、そのゲート電極28、29上に窒化膜を堆積させた後、異方性エッチングを施してゲート電極28、29の側壁部にサイドウォール32、33を形成する。そして、ゲート電極28、29及びサイドウォール32、33をマスク又はマスクの一部としてゲート電極28と29の間のフィールド酸化膜をエッチングしてシリコン基板21を露出させ、そのシリコン基板21中に例えばAs+ などの不純物を導入して不純物拡散層30を形成するように構成する。
請求項（抜粋）：
表面に段差(35)を有する半導体基板(21)表面に形成される絶縁膜(22)と、該絶縁膜(22)表面にパターニング形成される導電層(28,29)と、該導電層(28,29)のより前記段差(35)に近い側の側面から前記絶縁膜(22)上に延在するように、かつ少なくとも該導電層(28,29)の端部において前記絶縁膜(22)の表面を覆うように形成される側壁(32,33)と、を有する半導体装置。
IPC (4件)：
H01L 21/302
, H01L 21/70
, H01L 29/788
, H01L 29/792
