特許

J-GLOBAL ID：200903002105857525

薄膜半導体装置

発明者： 林 久雄
出願人/特許権者： ソニー株式会社
代理人 (1件)： 鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平8-269310
公開番号（公開出願番号）：特開平10-098193
出願日： 1996年09月19日
公開日（公表日）： 1998年04月14日
要約：

【要約】【課題】 薄膜半導体装置に集積形成される薄膜トランジスタのオフ電流を抑制する一方オン電流を増大化する。【解決手段】 薄膜半導体装置はゲート絶縁膜1を間にしてゲート電極2及び半導体薄膜3を重ねたMOS型の薄膜トランジスタを絶縁体からなる基板4の表面に集積形成したものである。半導体薄膜3は多結晶構造を有し、比較的粒径の大きな結晶粒が分布している大粒径部Aと、比較的粒径の小さな結晶粒が分布している小粒径部Bとに分かれている。半導体薄膜3にはゲート電極2と整合するチャネル領域Chと、不純物が比較的高濃度で注入された高濃度不純物領域N+と両領域の間に介在し同一伝導型の不純物が比較的低濃度で注入された低濃度不純物領域N-とが形成されている。チャネル領域Ch及び低濃度不純物領域N-は半導体薄膜3の大粒径部Aに位置する一方、高濃度不純物領域N+は少くとも半導体薄膜3の小粒径部Bに位置する。

請求項（抜粋）：

ゲート絶縁膜を間にしてゲート電極及び半導体薄膜を重ねたMOS型の薄膜トランジスタを絶縁体からなる基板の表面に集積形成した薄膜半導体装置であって、該半導体薄膜は多結晶構造を有し比較的粒径の大きな結晶粒が分布している大粒径部と比較的粒径の小さな結晶粒が分布している小粒径部とに分かれており、該半導体薄膜にはゲート電極と整合するチャネル領域と、不純物が比較的高濃度で注入された高濃度不純物領域と、両領域の間に介在し同一伝導型の不純物が比較的低濃度で注入された低濃度不純物領域とが形成されており、前記チャネル領域及び低濃度不純物領域は該半導体薄膜の大粒径部に位置する一方、前記高濃度不純物領域は少くとも該半導体薄膜の小粒径部に位置することを特徴とする薄膜半導体装置。

IPC (3件)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336

FI (4件)：

H01L 29/78 618 D ,  G02F 1/136 500 ,  H01L 29/78 616 A ,  H01L 29/78 627 G