特許

J-GLOBAL ID：200903002107089711

電力用半導体素子及びその製造方法

発明者： 李 容 源
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平10-269814
公開番号（公開出願番号）：特開平11-191621
出願日： 1998年09月24日
公開日（公表日）： 1999年07月13日
要約：

【要約】【課題】 ゲート電極の下部キャパシタンスを減少し、スイッチング速度を向上させる電力用半導体素子及びその製造方法を提供すること。【解決手段】 隣接する2つのp - ウェル領域61間のn - エピタキシャル層55上でゲート電極59は2つの部分に分離され、分離された2つの電極が互いに所定間隔離れている。

請求項（抜粋）：

半導体層と、この半導体層上に形成された低濃度第1導電型不純物ドープのエピタキシャル層と、このエピタキシャル層の表面内に所定間隔で形成された低濃度第2導電型不純物ドープの複数のウェル領域と、この各ウェル領域内に形成された高濃度第1導電型不純物ドープのソース領域と、このソース領域と前記ウェル領域との接合部、及び前記ウェル領域と前記エピタキシャル層との接合部をゲート酸化膜を介して覆って、前記エピタキシャル層上に所定間隔に形成され、前記ウェル領域間のエピタキシャル層上において互いに所定間隔離れた複数のゲート電極とを備えることを特徴とする電力用半導体素子。