特許
J-GLOBAL ID：200903002124152338
半導体装置の製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-016143
公開番号（公開出願番号）：特開平7-226403
出願日： 1994年02月10日
公開日（公表日）： 1995年08月22日
要約：
【要約】【目的】この発明は、MOSフリップチップICにおいて、素子の電気的特性の回復と共に、突起電極(バンプ)の強度が確保されるようにした半導体装置の製造方法を提供することを目的とする。【構成】シリコン基板11の表面の素子12の上にアルミニウム配線13が形成され、その上に電極を形成すべき領域に開口14を形成したパッシベーション膜15を形成する。そして、これを450°Cの水素ガス雰囲気(水素ガス濃度5〜20%)中で15分間のアニールを行う。その後、このパッシベーション膜15上にTi膜16およびCu膜17を順次蒸着してバリア層18を形成し、窒素ガス等の不活性ガス雰囲気で405°Cで15分間の不活性アニールを行う。この様な前処理が終了されたならば、厚膜レジストを用いて電極形状にCuメッキを行うと共にはんだリフローを行って、突起電極が形成される。
請求項（抜粋）：
素子の形成された半導体基板上に金属薄膜を形成し、前記素子の配線を形成する配線層形成工程と、前記半導体基板上の前記金属薄膜上の特定される電極形成領域を残して、前記半導体基板上に保護膜を形成する保護膜形成工程と、前記保護膜の形成された前記半導体基板を、水素を含む雰囲気中でアニールする水素アニール工程と、前記水素を含む雰囲気でアニールされた前記金属薄膜の電極形成領域を含む領域にバリア層を形成するバリア層形成工程と、前記バリア層の形成された前記半導体基板を不活性ガス雰囲気中でアニールする不活性アニール工程と、前記金属薄膜の前記電極形成領域上の前記バリア層上に、電極材料の接合により電極を形成する電極形成工程と、を具備したことを特徴とする半導体装置の製造方法。
FI (2件)：
H01L 21/92 D
, H01L 21/92 F
