特許
J-GLOBAL ID：200903002129252160
半導体集積回路装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-296693
公開番号（公開出願番号）：特開平7-153947
出願日： 1993年11月26日
公開日（公表日）： 1995年06月16日
要約：
【要約】 (修正有)【目的】 縦型PNPバイポーラトランジスタとオン電流抵抗の低い縦型DMOSトランジスタを備えた半導体集積回路装置を提供する。【構成】 縦型のPチャネルDMOSトランジスタ1は、N型ボディー領域7の間にゲート絶縁膜8を介して設けられたゲート電極9と、各N型ボディー領域7に形成されたP型ソース・ドレイン領域10及びN型バックゲート領域11と、P型ウエル領域6の表面に設けた電極14とP型埋込領域5とを接続する高濃度のP型接続領域12とを有し、縦型のPNPバイポーラトランジスタ2は、N型ウエル領域20の周囲に形成されて電極26とP型埋込領域5とを接続する高濃度のP型分離領域21と、N型ウエル領域20に形成された高濃度P型エミッタ領域22及びN型ベースコンタクト領域23と、を有している。そして、P型接続領域12はP型分離領域21と同一工程で形成される。
請求項（抜粋）：
縦型のPチャネルDMOSトランジスタと縦型のPNPバイポーラトランジスタとを同一の半導体基板に形成した半導体集積回路装置において、縦型のPチャネルDMOSトランジスタは、半導体基板の表面部に形成されたP型ウエル領域と、半導体基板のP型ウエル領域に隣接した下層に形成されたP型埋込領域と、P型ウエル領域の表面部分に形成されたN型ボディー領域と、一部分がN型ボディー領域の上に位置して半導体基板の表面にゲート絶縁膜を介して設けられたゲート電極と、N型ボディー領域の表面部分に形成されたP型ソース・ドレイン領域と、ゲート電極から遠い側でP型ソース・ドレイン領域に隣接してN型ボディー領域の表面部分に形成されたN型バックゲート領域と、P型ウエル領域の表面に設けた電極とP型埋込領域とを接続するP型ウエル領域内に形成された高濃度のP型接続領域とを有し、縦型のPNPバイポーラトランジスタは、半導体基板の表面部分に形成されたN型ウエル領域と、半導体基板のN型ウエル領域に隣接した下層に形成されたP型埋込領域と、N型ウエル領域の周囲に形成されて半導体基板の表面に設けた電極とP型埋込領域とを接続する高濃度のP型分離領域と、N型ウエル領域の表面に形成された高濃度P型エミッタ領域と、N型ウエル領域の表面に形成されたN型ベースコンタクト領域と、を有していることを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 29/78
, H01L 21/8249
, H01L 27/06
H01L 29/78 321 C
, H01L 27/06 321 B
, H01L 29/78 321 R
