特許

J-GLOBAL ID：200903002135990041

半導体メモリ

発明者： 松野 勝己 ,  竹内 幹 ,  大路 譲 ,  青木 正和 ,  衛藤 潤 ,  阪田 健 ,  堀口 真志
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-326821
公開番号（公開出願番号）：特開平6-243690
出願日： 1993年12月24日
公開日（公表日）： 1994年09月02日
要約：

【要約】【目的】 本発明は、低消費電力の強誘電体を用いた半導体メモリを提供することを目的とする。【構成】 強誘電体を用いた半導体メモリにおいて、データ線選択手段が1つのデータ線(DLfj)を選択した後、プリチャージ手段(PCf0)が選択された1つのデータ線(DLfj)の電位を第1の電位(VDD)に設定し、しかる後、ワード線選択手段が1つのワード線(WLfi)を活性化する。【効果】 非選択データ線を第1の電位(VDD)にプリチャージする必要がなく、消費電力を小さくできる。

請求項（抜粋）：

複数のワード線と、該複数のワード線に交差する如く設けられた複数のデータ線と、上記複数のワード線と上記複数のデータ線との所望の交点に設けられた複数のメモリセルと、上記複数のワード線の1つのワード線を活性化するワード線選択手段と、上記複数のデータ線の1つのデータ線を選択するデータ線選択手段と、上記複数のデータ線の各データ線の電位を所定の電位に設定するプリチャージ手段とをチップ上に有する半導体メモリにおいて、上記ワード線選択手段、上記データ線選択手段及び上記プリチャージ手段は第1の電位と第2の電位との間に設けられ、上記複数のメモリセルの各メモリセルは1つの電界効果トランジスタと1つのキャパシタとを有し、上記1つの電界効果トランジスタは上記複数のワード線の1つのワード線に接続されたゲートと、上記複数のデータ線の1つのデータ線に接続されたソース又はドレインと、上記1つのキャパシタに接続されたドレイン又はソースを有し、上記1つのキャパシタは上記1つの電界効果トランジスタの上記ドレイン又はソースに接続された蓄積電極と、プレート電極と、該蓄積電極と該プレート電極との間に設けられた強誘電体膜とを有し、上記データ線選択手段が上記複数のデータ線の上記1つのデータ線を選択した後、上記プリチャージ手段が上記選択された上記1つのデータ線の電位を上記第1の電位に設定し、しかる後、上記ワード線選択手段が上記複数のワード線の上記1つのワード線を活性化することを特徴とする半導体メモリ。

引用特許：

審査官引用 (1件)

• 特開昭64-049195