マルチプロセッサシステム

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-015662
公開番号（公開出願番号）：特開平9-212472
出願日： 1996年01月31日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】多数のCPUおよびI/Oを有する計算機システムにおける割り込み制御のための信号線の引き回しを低減する。【解決手段】従来の割り込みコントローラが、割り込み要求検出装置7-1〜7-2/割り込み制御装置6-1/割り込み信号発生装置5-1〜5-2に分けられており、それぞれの間はバスを介して通信される。従って、バストランザクションにて割込制御のための各種情報を伝達することができるので、専用の信号線を多数引き回すことなく割り込み制御を実現でき、多数のCPUおよびI/Oを含むシステムに好適な割込制御を行うことが可能となる。

請求項（抜粋）：

単一バス構成あるいは階層バス構成を有し、複数のCPUを備えたマルチプロセッサシステムにおいて、I/O装置からの割り込み要求信号の変化を検出する割り込み要求検出手段と、前記複数のCPUそれぞれの割り込み入力端子に入力される割り込み信号を発生する割り込み信号発生手段と、前記割り込み要求検出手段によって検出された割り込み要求に応じて、前記割り込み信号発生手段の割り込み信号発生動作を制御する割り込み制御手段とを具備し、前記割り込み要求検出手段、割り込み信号発生手段、および割り込み制御手段はバスを介して互いに結合されており、前記割り込み要求検出手段は、前記割り込み要求信号の検出結果をバストランザクションによって前記割り込み制御手段に通知し、前記割り込み制御手段は、前記割り込み信号発生動作を制御するための情報をバストランザクションによって前記割り込み信号発生手段に通知するように構成されていることを特徴とするマルチプロセッサシステム。

IPC (3件)：

G06F 15/163 , G06F 9/46 , G06F 9/46 360

FI (3件)：

G06F 15/16 310 Q , G06F 9/46 C , G06F 9/46 360 A

前のページに戻る