特許
J-GLOBAL ID：200903002181876776
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-178194
公開番号（公開出願番号）：特開平7-122092
出願日： 1994年07月29日
公開日（公表日）： 1995年05月12日
要約：
【要約】【目的】データのコピーをする場合、外部へ読み出しデータを持ち出さず、反転データ出力手段によりデータ保持手段のデータをビット線に伝達する。【構成】ビット線BLに接続されるNAND型メモリセル2 各々と、書き込みデータを一時的に保持するフリップフロップ回路1 と、ビット線BLを所定電位にプリチャージするPチャネルトランジスタQ1 と、ビット線BLとフリップフロップ回路1 を接続するNチャネルトランジスタQ2 と、フリップフロップ回路1 のビット線BLと反対側のノード5 とトランジスタQ2 のビット線側の一端との間に両端が接続されたNチャネルトランジスタQ3 とからなる。このトランジスタQ3 が読み出しデータ保持後、その反転データに応じた電位をビット線BLに出力するように設けられている。フリップフロップ回路1 における各端子はカラムゲート3 を介してI/O 線、 BI/O 線(I/O の反転信号線)に接続される。
請求項（抜粋）：
電荷蓄積層を有するトランジスタからなり、書き込み時にはドレインとゲートとに印加される電位の差の絶対値に応じ、その絶対値が大きいほどしきい値が大きく変動し、そのしきい値に応じたデータを記憶するメモリセルと、複数のメモリセルのドレインが共通接続されたビット線と、前記ビット線に接続され、読み出し時に前記ビット線を所定電位にプリチャージするプリチャージ手段と、前記ビット線に接続され、前記メモリセルから読み出したデータを一時的に保持する読み出しデータ保持手段と、前記読み出しデータ保持手段の反転データに応じた電位を前記ビット線に出力する反転データ出力手段とを具備したことを特徴とする半導体記憶装置。
FI (2件)：
G11C 17/00 510 Z
, G11C 17/00 520 B
