特許

J-GLOBAL ID：200903002192417340

電界効果トランジスタ

発明者： 麻埜 和則
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平11-125695
公開番号（公開出願番号）：特開2000-315804
出願日： 1999年05月06日
公開日（公表日）： 2000年11月14日
要約：

【要約】【課題】 歪低減効果がより顕著に現われ、かつチップ面積も縮小できるFET構造を提供する。【解決手段】 単位FETを並列にならべた高出力用のマルチフィンガー型GaAs電界効果トランジスタにおいて、ゲート・ドレイン間の保護膜上にフィールドプレートとして作用するフィールドプレート電極4と、フィールドプレート電極4とゲートバスバー6とを連結する連結部とを備え、連結部に抵抗体7が直列に挿入され、各単位FETに対して帰還回路を設ける。フィールドプレート電極4は、ゲート・ドレイン間のリセス部の保護膜上に形成される。

請求項（抜粋）：

単位FETを並列にならべた高出力用のマルチフィンガー型GaAs電界効果トランジスタにおいて、ゲート・ドレイン間の保護膜上にフィールドプレートとして作用するフィールドプレート電極と、前記フィールドプレート電極とゲートバスバーとを連結する連結部と、を備え、前記連結部に抵抗が直列に挿入され、各単位FETに対して帰還回路を設けたことを特徴とする電界効果トランジスタ。

IPC (6件)：

H01L 29/812 ,  H01L 21/338 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/06 ,  H01L 21/8232

FI (3件)：

H01L 29/80 R ,  H01L 27/04 A ,  H01L 27/06 F

Fターム (25件)：

5F038AR07 ,  5F038AV20 ,  5F038BE07 ,  5F038BG10 ,  5F038CD05 ,  5F038DF20 ,  5F038EZ02 ,  5F038EZ15 ,  5F038EZ20 ,  5F102GA17 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL05 ,  5F102GR04 ,  5F102GR09 ,  5F102GR11 ,  5F102GR13 ,  5F102GT01 ,  5F102GT05 ,  5F102GV01 ,  5F102GV07 ,  5F102HC11 ,  5F102HC24