特許
J-GLOBAL ID：200903002206725816
パターン検査装置および方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
島田 明宏
公報種別：公開公報
出願番号（国際出願番号）：特願2001-346090
公開番号（公開出願番号）：特開2003-149171
出願日： 2001年11月12日
公開日（公表日）： 2003年05月21日
要約：
【要約】【課題】 パターン検査のために記憶すべき画像に対して必要となるメモリ容量を低減する。【解決手段】 出荷段階におけるプリント基板(a)における金メッキ部のパターンを比較法により検査するために、プリント基板を撮像して得られる被検査画像と比較すべき基準となる参照画像を下記にようにして記憶する(b)。すなわち、参照画像を複数画素からなる画像単位であるブロックA1〜G7に分割し、それらのブロックのうち金メッキのパターンを含むブロックを対象ブロックとして検出し、各対象ブロックの位置を示すブロックアドレスを配列ABadに格納すると共に、対象ブロックの画素データのみを画像メモリに格納し、格納された各対象ブロックの画素データを指すポインタを配列ABadに対応する配列APtrに格納する。また、パターン検査の感度を示す値を配列ABadに対応する配列ATsenに対象ブロック毎に格納する。
請求項（抜粋）：
所定パターンが形成された検査対象物の撮像画像に基づき当該所定パターンを検査するパターン検査装置であって、前記所定パターンの検査のために記憶すべき画像を表すデータを格納するための記憶手段と、前記記憶すべき画像を、画素を最下位の画像単位として階層的に所定の画像単位に分割し、上位の階層における画像単位から順に、各画像単位につき当該画像単位が前記所定パターンを含むか否かを判定する判定手段と、前記判定手段による判定結果に基づき、最下位よりも上位の階層における画像単位のうち前記所定パターンを含む画像単位である対象画像単位に対してのみ、当該対象画像単位を構成する下位の階層の画像単位を表すデータを当該対象画像単位の位置情報と共に前記記憶手段に記憶させる記憶制御手段とを備えることを特徴とするパターン検査装置。
IPC (5件)：
G01N 21/956
, G06T 1/00 305
, G06T 7/00 200
, H01L 21/66
, H05K 3/00
G01N 21/956 B
, G01N 21/956 A
, G06T 1/00 305 A
, G06T 7/00 200 B
, H01L 21/66 J
, H05K 3/00 V
2G051AA51
, 2G051AA65
, 2G051AB02
, 2G051AC21
, 2G051CA03
, 2G051DA05
, 2G051EA11
, 2G051EA14
, 2G051EB01
, 2G051EB02
, 2G051EB09
, 2G051EC02
, 2G051EC03
, 2G051ED05
, 2G051ED07
, 4M106AA01
, 4M106CA39
, 4M106DB21
, 5B057AA03
, 5B057BA02
, 5B057CA12
, 5B057CA16
, 5B057DA03
, 5B057DB02
, 5L096BA03
, 5L096CA02
, 5L096FA37
