特許

J-GLOBAL ID：200903002214400284

テストシステム

発明者： 杉浦 信行
出願人/特許権者： 横河電機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平10-136562
公開番号（公開出願番号）：特開平11-326452
出願日： 1998年05月19日
公開日（公表日）： 1999年11月26日
要約：

【要約】【課題】 ロジックシミュレータとリンクが容易で、メモリ量が少なくて済むテストシステムを実現することを目的にする。【解決手段】 本装置は、マスタクロック発生器が発生するクロックをカウントする時刻カウンタと、時刻データと被試験対象に対する2以上のピンのパターンデータとを記憶し、時刻カウンタのカウント値と時刻データとを比較し、時報パルスを出力すると共に、時刻データの端数時刻データとパターンデータとを出力するイベントシーケンサと、このイベントシーケンサごとに設けられ、時報パルスと端数時刻データとを入力し、時報パルスを端数時刻データ分遅延させて、エッジ信号を出力するタイミング発生器と、エッジ信号とパターンデータとを入力し、エッジ信号とパターンデータとに基づいて、被試験対象の試験を行う2以上のピンエレクトロニクスとを有することを特徴とする装置である。

請求項（抜粋）：

被試験対象を試験するテストシステムにおいて、一定周期のクロックを出力するマスタクロック発生器と、このマスタクロック発生器が出力するクロックをカウントする少なくとも1つの時刻カウンタと、時刻データと前記被試験対象に対する2以上のピンのパターンデータとを記憶し、前記時刻カウンタのカウント値と時刻データとを比較し、時報パルスを出力すると共に、時刻データの端数時刻データとパターンデータとを出力する少なくとも1つのイベントシーケンサと、このイベントシーケンサごとに設けられ、イベントシーケンサが出力する時報パルスと端数時刻データとを入力し、時報パルスを端数時刻データ分遅延させて、エッジ信号を出力するタイミング発生器と、このタイミング発生器からのエッジ信号と前記イベントシーケンサからのパターンデータとを入力し、エッジ信号とパターンデータとに基づいて、前記被試験対象の試験を行う2以上のピンエレクトロニクスとを有することを特徴とするテストシステム。