特許

J-GLOBAL ID：200903002225830213

アクティブマトリクスパネル

発明者： 小澤 徳郎
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106827
公開番号（公開出願番号）：特開平5-303080
出願日： 1992年04月24日
公開日（公表日）： 1993年11月16日
要約：

【要約】【目的】 シフトレジスタの薄膜トランジスタの配置を最適化して、駆動回路側の単位セルを狭ピッチ化可能なアクティブマトリクスパネルを実現すること。【構成】 アクティブマトリクスパネルのソース線駆動回路40において、その単位シフトレジスタA1のクロックドインバータ3a,4aを構成するTFTは、薄膜トランジスタ形成領域300a〜300dに形成され、これらの薄膜トランジスタ形成領域は、異なる導電型の薄膜トランジスタが形成された薄膜トランジスタ形成領域の一方端側同士が互いに近接している一方、それらの他方端側は互いに反対方向に位置している。このため、薄膜トランジスタは導電型毎に偏在し、かつ、単位シフトレジスタの形成ピッチP2が狭小化されている。

請求項（抜粋）：

同一基板上の画素マトリクスの形成領域と前記基板の外周縁との間に形成されて各画素の表示動作を駆動するソース線駆動回路およびゲート線駆動回路のうちの少なくとも一方側の駆動回路において、そのシフトレジスタは、その1ビットに相当する単位シフトレジスタ当たり、少なくとも、第1導電型および第2導電型の薄膜トランジスタで構成されてクロック信号線から入力されたクロック信号に基づいて駆動される2つのクロックドインバータ回路を有しており、前記第1導電型および第2導電型の薄膜トランジスタは、前記クロックドインバータ回路の形成領域において、同じクロックドインバータ回路の同じ導電型の薄膜トランジスタ毎に前記基板の外周縁側から前記画素マトリクスの形成領域側に向かって4列に配列された薄膜トランジスタ形成領域に形成され、これらの薄膜トランジスタ形成領域のうち、異なる導電型の薄膜トランジスタが形成された薄膜トランジスタ形成領域の一方端側同士は互いに近接している一方、それらの他方端側は互いに反対方向に位置していることを特徴とするアクティブマトリクスパネル。

IPC (3件)：

G02F 1/133 550 ,  G09F 9/30 338 ,  G09G 3/36

引用特許：

審査官引用 (3件)

• 特開昭55-137586
  
• 特開昭61-250690
  
• 特開平1-289917