電界効果トランジスタの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：尾身祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平8-274365
公開番号（公開出願番号）：特開平10-125696
出願日： 1996年10月17日
公開日（公表日）： 1998年05月15日
要約：

【要約】【目的】リセス内のオフセットされた位置に、T型ゲート電極を形成しうるようにして、ソース抵抗及びゲート抵抗の低減化と高耐圧化を図る。【構成】半絶縁性半導体基板11上に、バッファ層12、活性層13、エッチングストッパ層14、キャップ層15を設け、その上に2つの第1の開口16a、16bを有する第1のレジスト膜16を形成する(a)。キャップ層15をエッチングして2つの開口下でつながるリセス15aを形成する(b)。第2のレジスト膜17を形成し、両レジストの界面に難溶性のレジスト混合層18を形成する(c)。第2のレジスト膜17を露光・現像して、一方の第1の開口16a上にアンダーカット形状の第2の開口17aを形成する(d)。ゲート金属の堆積(e)とリフトオフによりゲート電極20を形成する(f)。

請求項（抜粋）：

(1)下層から順にチャネル層、電子供給層および/またはエッチングストッパ層、および、キャップ層がエピタキシャル成長された半導体基板上に第1のレジスト材料を塗布して第1のレジスト膜を形成し、これに露光・現像を施して所定の間隔を隔てて2つの第1の開口を形成する工程と、(2)前記第1のレジスト膜をマスクとして前記キャップ層をエッチングして第1および第2の開口間の領域を含む領域に連続したリセスを形成する工程と、(3)第2のレジスト材料を塗布して第2のレジスト膜を形成するとともに、第1のレジスト膜と第2のレジスト膜が接する部分に両レジスト材料の混合物からなるレジスト混合層を形成する工程と、(4)前記第2のレジスト膜に露光・現像を施して一方の前記第1の開口上に該第1の開口より開口幅が大きくかつアンダーカット形状を有する第2の開口を形成する工程と、(5)ゲート電極形成材料の堆積とリフトオフにより断面形状がT型のゲート電極を形成する工程と、を有することを特徴とする電界効果トランジスタの製造方法。

IPC (4件)：

H01L 21/338 , H01L 29/812 , H01L 29/872 , H01L 29/778

FI (3件)：

H01L 29/80 F , H01L 29/48 H , H01L 29/80 H

前のページに戻る