同期型半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：松本眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平11-092246
公開番号（公開出願番号）：特開2000-285674
出願日： 1999年03月31日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】外部配線数を増加することなく入力回路での無駄な消費電力を低減する。【解決手段】コマンドCMDを内部クロックCLK1に同期してラッチするコマンド入力回路24及び26と、ラッチされたコマンドをデコードするコマンドデコーダと、チップセレクト信号*CSの活性化に応答してイネーブル信号EN1を活性化させ、チップセレクト信号*CSの不活性化に応答して、外部クロックCLKの次のパルスが到来した後にイネーブル信号EN1を不活性にし、チップセレクト信号*CSを外部クロックCLKで同期化して内部チップセレクト信号*CSCを生成するチップセレクト信号入力回路41、40及び20と、イネーブル信号EN1が活性である間、外部クロックCLKに応答して内部クロックCLK1を動作させるクロック入力回路21と、内部チップセレクト信号*CSCを内部クロックCLK1で同期化してコマンドデコーダ活性化信号を生成するDフリップフロップとを備えている。

請求項（抜粋）：

外部コマンドを内部クロックに同期してラッチするコマンド入力回路と、ラッチされた該コマンドをデコードするコマンドデコーダとを備え、デコード結果に応じた動作を行う同期型半導体記憶装置において、さらに、外部チップセレクト信号の活性化に応答してイネーブル信号を活性化させ、該外部チップセレクト信号の不活性化に応答して、外部クロックの次のパルスが到来した後に該イネーブル信号を不活性にし、該外部チップセレクト信号を該外部クロックで同期化して内部チップセレクト信号を生成するチップセレクト信号入力回路と、該イネーブル信号が活性である間、該外部クロックに応答して該内部クロックを動作させるクロック入力回路と、該内部チップセレクト信号を該内部クロックで同期化して、該コマンドデコーダを活性化させる信号を生成するデコードイネーブル回路と、を有することを特徴とする同期型半導体記憶装置。

FI (2件)：

G11C 11/34 362 S , G11C 11/34 354 C

Fターム (6件)：

5B024AA01 , 5B024BA21 , 5B024BA23 , 5B024CA07 , 5B024CA16 , 5B024DA18

前のページに戻る