特許
J-GLOBAL ID：200903002318055880
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-212408
公開番号（公開出願番号）：特開平5-056027
出願日： 1991年08月23日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】半導体集積回路に関し、温度等の環境変化によるパルスのレベル変化のタイミング変動を防止することを目的とする。【構成】同期式フリップフロップと、その後段に配され一方の入力端に入力信号を受ける差動回路とを備えたスレーブ系を構成する信号処理回路に対して、前記同期式フリップフロップから前記差動回路迄の回路構成と同じ回路構成を有する信号伝達回路と、この信号伝達回路の出力信号が入力される積分回路とを備えたマスタ系を構成する制御部を設け、マスタ系の同期式フリップフロップには、出力が周期的にオン・オフを繰り返す周期信号となるように入力が与えられ、積分回路の出力信号が、マスタ系及びスレーブ系の各差動回路の夫々の他方の入力端にフィードバックされるように構成する。
請求項（抜粋）：
同期式フリップフロップ(11〜1n)と、一方の入力端に前記同期式フリップフロップ(11〜1n)の出力信号が直接又は組合せ回路を介して間接的に入力される差動回路(21〜2n)とを備え、スレーブ系を構成する信号処理回路(S1〜Sn)と、前記同期式フリップフロップ(11〜1n)から前記差動回路(21〜2n)迄のスレーブ系の回路構成と相互に同じ回路構成を有する信号伝達回路(SM)と、該信号伝達回路(SM)の出力信号が入力される積分回路(3)とを備え、マスタ系を構成する制御部とを具備し、前記マスタ系の信号伝達回路(SM)は、出力が周期的にオン・オフを繰り返す周期信号となるように入力が与えられる同期式フリップフロップ(1M)を備え、前記積分回路(3)の出力信号が、前記マスタ系及びスレーブ系の前記各差動回路(21〜2n、2M)の夫々の他方の入力端にフィードバックされることを特徴とする半導体集積回路。
IPC (2件)：
前のページに戻る
