特許

J-GLOBAL ID：200903002323673150

半導体装置及びその製造方法

発明者： 岡本 裕
出願人/特許権者： ソニー株式会社
代理人 (1件)： 志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-010454
公開番号（公開出願番号）：特開平7-221275
出願日： 1994年02月01日
公開日（公表日）： 1995年08月18日
要約：

【要約】【目的】 メモリセル部のソフトエラーを防止し、周辺回路部の高速化を達成する。【構成】 ゲートポリシリコン電極14を形成した後、LDD用低濃度不純物層15を形成し、次にポリシリコンサイドウォール17Aを形成した後、ソース,ドレイン18S,18Dをイオン注入して形成する。その後、周辺回路側のポリシリコンサイドウォール17Aを除去することにより、メモリセル側のソフトエラーを防止し、周辺回路側の高速化が達成される。

請求項（抜粋）：

半導体基板にメモリセル形成領域と該メモリセル形成領域以外の周辺回路形成領域とが形成され、前記両領域のそれぞれにMOSトランジスタが形成された半導体装置において、前記両領域のうちメモリセル形成領域のみのMOSトランジスタのゲート側壁に、不純物をドーピングしたポリシリコンサイドウォールを形成したことを特徴とする半導体装置。

IPC (7件)：

H01L 27/10 491 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 27/10 325 R ,  H01L 27/10 381 ,  H01L 29/78 301 L